

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-100658

(43)Date of publication of application : 04.04.2003

(51)Int.Cl.

H01L 21/28
H01L 21/205
H01L 29/06
H01L 29/80
H01L 29/861
H01L 29/872

(21)Application number : 2001-295115

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 26.09.2001


(72)Inventor : MIZUKAMI MAKOTO
IMAI SEIJI
SHINOHE TAKASHI

(54) ELECTRONIC DEVICE AND METHOD OF MANUFACTURING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an electronic device in which the contact resistance across an SiC semiconductor and an electrode is reduced.

SOLUTION: The electronic device is provided with a p-type or n-type SiC semiconductor part and a carbon electrode which is installed on the SiC semiconductor part and which contains a carbon nanotube extended from the surface of the SiC semiconductor part.



[Embodiment of the Invention] Hereafter, the embodiment of this invention is described in detail, referring to drawings. In each figure, the same reference mark is given to a similarly similar component, and the overlapping explanation is omitted to it.

[0016]Drawing 1 (a) – (e) is a figure showing roughly the formation method of the carbon electrode concerning a 1st embodiment of this invention. Drawing 1 (a) and (c) – (e) are sectional views, and drawing 1 (b) is a perspective view of drawing 1 (c). Drawing 1 (e) is drawing the wider range compared with drawing 1 (a) – (d).

[0017] In the method concerning this embodiment, first, as shown in drawing 1 (a), SiC substrate 1 which has Si (silicon) side on the surface and has C (carbon) side at the rear face is prepared. Next, it is RCA washing (it and) about this SiC substrate 1. [$\text{H}_2\text{O}-\text{O}_2-\text{H}_2\text{SO}_4$] It washes in order of rinsing, rare HF washing, rinsing, $\text{NH}_4\text{OH}+\text{H}_2\text{O}_2+\text{H}_2\text{O}$ washing, rinsing, rare HF washing, rinsing, $\text{HCl}+\text{H}_2\text{O}_2+\text{H}_2\text{O}$ washing, rinsing, and rare HF washing.

[0018] Subsequently, as shown in drawing 1 (b), the initial core 2 of carbon is formed in the Si face of SiC substrate 1. This initial core 2 of carbon can be formed using the CVD system shown in drawing 2, for example.

[0019] Drawing 2 is a figure showing an example of an usable CVD system roughly by the method shown in drawing 1 (a) – (e). The CVD system shown in drawing 2 has the tube type CVD furnace 51. The gas supply sources 54a and 54b are connected to the CVD furnace 51 via the massflow controllers 52a and 52b and the valves 53a and 53b, respectively. Supply in the CVD furnace 51 is enabled from the gas supply source 52a by the flow of the request of propane (C_3H_8) gas and the hydrogen (H_2) gas from the gas supply source 52b. The rotary pump 55 is further connected to the CVD furnace 51, and gas pressure in the CVD furnace 51 is made controllable.

[0020] In forming the initial core 2 of carbon using this CVD system, SiC substrate 1 which performed the above-mentioned washing processing is first carried in in the CVD furnace 51. Subsequently, by supplying H₂ gas and C₃H₈ gas in the CVD furnace 51, driving the pump 55 and making the inside of the CVD furnace 51 into a predetermined reduced pressure state, and carrying out the pyrolysis of these gas, The carbon cluster whose particle diameter is several angstroms – tens of Å as the initial core 2 of carbon is formed in the Si face of SiC substrate 1. After specifically laying SiC substrate 1 on the mounting base of the CVD furnace 51 shown in drawing 2, After repeating the exhaust air (below 1.0×10⁻²Pa) with the pump 55 of the atmosphere in the CVD furnace 51, and the substitution by H₂ gas, the inside of the CVD furnace 51 is heated supplying H₂ gas by the flow of 500sccm. When tube temperature gives 500 °C – 1100 °C to 800 °C – 1000 °C preferably, By introducing C₃H₈ gas by the flow of 50sccm in the CVD furnace 51, and carrying out the pyrolysis of them, as shown in drawing 1 (b), the carbon cluster (several angstroms – tens of Å) 2 can be formed in the Si face of SiC substrate 1.

[0021] Here, although propane (C_3H_8) was used as a carbon source, other hydrocarbon, such as ethylene and acetylene, can also be used. Next, SiC substrate 1 in which the carbon cluster 2 was formed to the Si face is carried in the electric furnace provided with the induction-heating type carbon heater, for example. Subsequently, the inside of an electric furnace is decompressed below to 1.0×10^{-2} Pa, and temperature up is carried out to 1200–1800 °C.

[0022] First, if such a vacuum heating process is performed, as shown in drawing 1 (c), Si atom is selectively desorbed from the surrounding portion of the carbon cluster 2 of SiC substrate 1, and C atoms which produced the joint hand by desorption of Si recombine in connection with it. As a result, as shown in drawing 1 (d), the carbon nanotube 3 of the a large number book which extended from the Si face of SiC substrate 1 is formed. By continuing the above-mentioned

vacuum heating process, these carbon nanotubes 3 grow further considering the surface area of SiC substrate 1 as a raw material, as shown in drawing 1 (e). The carbon electrode 5 having contained the carbon nanotube 3 which extended from the surface of SiC substrate 1 as mentioned above is obtained.

[0023]It can check easily that the carbon electrode 5 contains the carbon nanotube 3 by observing by TEM etc. In the carbon electrode 5 usually obtained by such a method, to a substrates face, orientation is carried out vertically, and according to observation by TEM, these carbon nanotubes 3 are densely arranged, respectively to such an extent that a crevice hardly exists between the adjacent abbreviated carbon nanotubes 3. The diameters of the carbon nanotube 3 obtained by such a method are 3 nm – about 12 nm, and densities are 1×10^{11} – a 5×10^{13} book / cm^2 grade.

[0024]Although the carbon cluster 2 was formed in the method mentioned above using the heat CVD, the carbon cluster 2 can also be formed using plasma CVD. For example, SiC substrate 1 which performed RCA washing is carried in in a plasma CVD chamber, Supplying respectively helium gas, H_2 gas, CH_4 gas, and CF_4 gas by the flow of 50sccm, 5sccm, 1sccm, and 30sccm in a chamber, and setting total pressure to 4.0×10^{-4} Pa. The carbon cluster 2 can be formed in the surface of SiC substrate 1 by substrate temperature's being 300 **, setting supplied power to 100W, and performing deposition treatment of a for [about 10 to 100 seconds]. When the carbon cluster 2 is formed by such a method, the same effect as the case where the heat CVD is used can be acquired.

[0025]The carbon cluster 2 can also be formed using sputtering. The same result can be obtained even if it uses weld slag. For example, after carrying in SiC substrate 1 which performed RCA washing in sputtering chambers, Below back pressure 1.0×10^{-3} Pa carries out the inside of a chamber, and further, The carbon cluster 2 can be formed in the Si face of SiC substrate 1 by making the inside of a chamber into Ar atmosphere of 6.7×10^{-1} Pa, producing discharge with the supplied power of 100W, and making plasma collide with a carbon target. When the carbon cluster 2 is formed by such a method, the same effect as the case where the heat CVD is used can be acquired.

[0026]As mentioned above, although the carbon cluster was formed by the gaseous phase depositing method as the initial core 2 of carbon, the initial core 2 of carbon can also be formed by C ion implantation. This is explained referring to drawing 3.

[0027]Drawing 3 is a sectional view showing roughly the formation method of the initial core of carbon which used ion implantation. Formation of the initial core 2 of carbon by C ion implantation is performed by the following methods, for example. First, SiC substrate 1 which performed RCA washing is carried in into ion implantation equipment. Next, accelerating voltage of C ion implantation is more preferably set to about 30 keV ten to 50 keV, and C is poured into the Si face of SiC substrate 1 by making the total dose into 1×10^{16} – $1 \times 10^{17} \text{cm}^{-3}$. Then, heat treatment of about 1200–1500 ** is performed to SiC substrate 1. Thereby, as shown in drawing 3, C poured into the surface area of SiC substrate 1 changes to the carbon cluster 2. When the carbon cluster 2 is formed by such a method, the same effect as the case where the heat CVD is used can be acquired.

[0028]As mentioned above, although it explained forming in the Si face of SiC substrate 1 the carbon electrode 5 having contained the carbon nanotube 3, the carbon electrode 5 which contained the carbon nanotube 3 by the method same with having mentioned above also to C side of SiC substrate 1 can be formed. Since carbon exists in C side of SiC substrate 1 unlike the Si face of SiC substrate 1, when forming the carbon electrode 5 in C side of SiC substrate 1, it is not necessary to form the initial core 2 of carbon. That is, the same carbon electrode 5 as the above can be formed in C side of SiC substrate 1 by, for example, heating SiC substrate 1 at 1200–1800 ** under the pressure below 1.0×10^{-2} Pa with the electric furnace provided with the induction-heating type carbon heater etc.

[0029]Although it was known from the former that it is possible to form a carbon nanotube in C side of a SiC substrate by a vacuum heating process, It was said that a carbon nanotube could

not be formed in a Si face (M. Kusunokiet al. Appl.Phys.Lett., Vol.77, No.4, 531 (2000)). However, it becomes possible as above-mentioned to form the carbon nanotube 3 also in the Si face of SiC substrate 1 by forming the initial core 2 of carbon. That is, it becomes possible to use the combination of SiC substrate 1 and the carbon electrode 5 which could form the carbon nanotube, without receiving restrictions of a field, therefore were mentioned above with various electronic devices.

[0030]In the method explained above, by making C atoms which exist in SiC substrate 1 recombine, the carbon nanotube 3 is formed, therefore SiC substrate 1 and the carbon nanotube 3 are combined atomically. Therefore, the contact resistance between the carbon electrode 5 and SiC substrate 1 which are obtained by such a method is very low.

[0031]For example, when the carbon electrode 5 is formed in the Si face of SiC substrate 1 which made n type impurity concentration more than $1 \times 10^{18} \text{ cm}^{-3}$ by the above-mentioned method, Contact resistance ρ_{oc} of SiC substrate 1 and the carbon electrode 5 is below $1 \times 10^{-6} \text{ } \Omega \text{ cm}^2$, When the carbon electrode 5 was formed in the Si face of SiC substrate 1 which made p type impurity concentration more than $1 \times 10^{18} \text{ cm}^{-3}$ by the above-mentioned method, contact resistance ρ_{oc} of SiC substrate 1 and the carbon electrode 5 was below $1 \times 10^{-5} \text{ } \Omega \text{ cm}^2$. When the carbon electrode 5 is formed in C side of SiC substrate 1 which made n type impurity concentration more than $1 \times 10^{18} \text{ cm}^{-3}$ by the above-mentioned method on the other hand, Contact resistance ρ_{oc} of SiC substrate 1 and the carbon electrode 5 is below $1 \times 10^{-6} \text{ } \Omega \text{ cm}^2$, When the carbon electrode 5 was formed in C side of SiC substrate 1 which made p type impurity concentration more than $1 \times 10^{18} \text{ cm}^{-3}$ by the above-mentioned method, contact resistance ρ_{oc} of SiC substrate 1 and the carbon electrode 5 was below $1 \times 10^{-5} \text{ } \Omega \text{ cm}^2$.

[0032]By on the other hand, the method indicated by JP,2000-294119,A. The carbon nanotube was formed beforehand, the carbon nanotube membrane produced by giving orientation and collecting these carbon nanotubes was contacted to the SiC substrate, and the contact resistance between carbon nanotube membrane and a SiC substrate was investigated. As a result, those contact resistance ρ_{oc} was more than $1 \times 10^{-1} \text{ } \Omega \text{ cm}^2$ and a very big value.

[0033]As mentioned above, when the SiC substrate and the carbon nanotube have joined together atomically, it turns out that far low contact resistance can be realized compared with the case where a SiC substrate and a carbon nanotube are only contacted.

[0034]The carbon electrode 5 obtained by the method concerning this embodiment has the structure which juxtaposed many carbon nanotubes 3 of the book on SiC substrate 1, therefore its surface area is dramatically large. Therefore, this carbon electrode 5 is excellent in heat dissipation nature. With the structure acquired by this embodiment, as above-mentioned. Since the SiC substrate and the carbon nanotube have joined together atomically, compared with the structure etc. which are acquired by pasting up a carbon nanotube on a SiC substrate, the adhesion between a SiC substrate and a carbon nanotube is far high. Therefore, in the structure acquired by this embodiment, it is hard to produce the exfoliation from the SiC substrate of the carbon electrode 5, etc. Thus, according to this embodiment, the carbon electrode the contact resistance between SiC substrates excelled [carbon electrode] in heat dissipation nature and a mechanical strength low can be formed.

[0035]According to the temperature and time of a vacuum heating process, the length of the carbon nanotube 3 is controllable by the method concerning this embodiment. That is, the longer carbon nanotube 3 can be formed by being a higher temperature and/or usually performing a vacuum heating process over longer time. For example, when the above-mentioned vacuum heating process is performed at the temperature of 1200°C under the pressure below $1.0 \times 10^{-2} \text{ Pa}$ for 0.5 hour, the carbon nanotube 3 about 5 nm long can be obtained. When the above-mentioned vacuum heating process is performed at the temperature of 1400°C for 0.5 hour, the carbon nanotube 3 about 50 nm long can be obtained, and when the above-mentioned vacuum

heating process is performed at the temperature of 1600 ** for 0.5 hour, the carbon nanotube 3 about 300 nm long can be obtained.

[0036]However, when the thickness (average of the length of the carbon nanotube 3) of the carbon electrode 5 exceeds 1 micrometer, by the difference in the coefficient of thermal expansion between SiC substrate 1 and the carbon electrode 5. A strain may arise in the joined part between them, the carbon electrode 5 may be cracked near SiC substrate 1 as a result, and the part may exfoliate. When such exfoliation is produced, contact resistance will increase even to for example, a $1.0 \times 10^{-2} \Omega \text{cm}^2$ grade. Therefore, as for the thickness (average of the length of the carbon nanotube 3) of the carbon electrode 5, it is preferred that it is 1 micrometer or less.

[0037]Graphite can be made intermingled all over the carbon electrode 5 in the method concerning this embodiment. Usually, if SiC substrate 1 in which the carbon cluster 2 was formed to the Si face is heated to a temperature of 1800–2000 ** higher than the forming temperature of a carbon nanotube as shown in drawing 1 (b), on SiC substrate 1, not a carbon nanotube but the graphite which carried out orientation at random will be formed. On the other hand, to C side of SiC substrate 1, unlike the case of a Si face, it cannot be concerned with the existence of the carbon cluster 2, but graphite can be formed by same heat treatment.

[0038]Therefore, for example, make cooking temperature in the case of the above-mentioned vacuum heating process into the temperature in which a carbon nanotube is mainly formed, and it ranks second, By considering it as the temperature in which graphite is mainly formed etc., the carbon electrode 5 of the structure where the graphite layer and the carbon nanotube layer were laminated one by one from the SiC-substrate 1 side can be formed. When such a carbon electrode 5 was formed, the almost same effect as the case where the carbon electrode 5 contains only the carbon nanotube 3 was able to be acquired.

[0039](A 2nd embodiment) According to a 2nd embodiment, the formation method of the carbon electrode explained by a 1st embodiment is used for manufacture of a n type Schottky diode.

[0040]Drawing 4 (a) – (f) is a sectional view showing roughly the manufacturing method of the n type Schottky diode concerning a 2nd embodiment of this invention. According to this embodiment, it produces by the method of explaining below the n type Schottky diode shown in drawing 4 (f).

[0041]First, as shown in drawing 4 (a), n type SiC substrate 12 which has a Si face is prepared for the 1 surface. On the low resistance substrate 10 which consists of SiC with a n type impurity concentration of a $1 \times 10^{19} \text{cm}^{-3}$ and a thickness of 300 micrometers as SiC substrate 12 here, Suppose that what formed the n type high resistance layer 11 with an impurity concentration of a $5 \times 10^{15} \text{cm}^{-3}$ and a thickness of 10 micrometers by the epitaxial method is used. Other n type impurities, such as P (phosphorus), may be used instead of using N (nitrogen) as a n type impurity. Or both they may be used.

[0042]Next, by the same method, as shown in drawing 4 (b), the carbon electrode 13 is formed in the rear face (C side) of the field in which the n type high resistance layer 11 of the low resistance substrate 10 was formed as a 1st embodiment explained the carbon electrode 5. This carbon electrode 13 is used as a cathode terminal. Subsequently, the thin film pattern 18 which consists of an oxide film or a metal is formed on the n type high resistance layer 11. P type impurity ion, such as B (boron), is poured into the surface area of the n type high resistance layer 11 with ion implantation, using this thin film pattern 18 as a mask. Then, the guard ring 14 is formed by performing heat treatment of about 1600 ** and activating pouring ion. Here, B (boron) ion was poured into the field from the surface of the n type high resistance layer 11 to a depth of about 0.7 micrometer by multi stage pouring which set accelerating energy to 10 – 350keV and for which it made the total dose $1.6 \times 10^{13} \text{cm}^{-2}$. As a result, the guard ring 14 of $2 \times 10^{17} \text{cm}^{-3}$ was obtained for impurity concentration.

[0043]After removing the thin film pattern 18 from the n type high resistance layer 11, as shown in drawing 4 (c), the thin film pattern 19 which consists of an oxide film or a metal is formed on the n type high resistance layer 11. Next, n type impurity ion, such as P (phosphorus), is poured

into the surface area of the n type high resistance layer 11 with ion implantation, using this thin film pattern 19 as a mask. Then, the depletion layer restricted space 15 is formed in the outside of the guard ring 14 by heat-treating and activating pouring ion. Here, accelerating energy was set to 10 – 200keV, it made the total dose $5 \times 10^{15} \text{cm}^{-2}$, and P (phosphorus) ion poured it into the field from the surface of the n type high resistance layer 11 to a depth of about 0.3 micrometer by multi stage pouring. As a result, the depletion layer restricted space 15 of $1 \times 10^{20} \text{cm}^{-3}$ was obtained for impurity concentration.

[0044]Although activation for forming the activation and the depletion layer restricted space 15 for forming the guard ring 14 was independently performed in the above process, they may be performed simultaneously. Although P (phosphorus) was used as n type impurity ion, using B (boron) ion as p type impurity ion, it is not restricted to these, but aluminum (aluminum) etc. may be used as p type impurity ion, and N (nitrogen) etc. may be used as n type impurity ion.

[0045]After removing the thin film pattern 19 from the n type high resistance layer 11, as shown in drawing 4 (d), It forms so that the surface which exposed the insulator layer 16 like an oxidized silicon film using photolithography method, the RIE method, etc. between the guard ring 14 of the n type high resistance layer 11 and the depletion layer restricted space 15 may be covered. This insulator layer 16 may cover the part and the depletion layer restricted space 15 of the guard ring 14.

[0046]Next, as shown in drawing 4 (e), Ti film 20 used as an anode electrode is formed in the field in which the insulator layer 16 of SiC substrate 12 was formed. Electron beam evaporation, a CVD method, a sputtering technique, etc. can be used for formation of Ti film 20.

[0047]As shown in drawing 4 (f), the anode electrode 20 is formed by patterning Ti film 20 using photolithography method, the RIE method, etc. Specifically, a thin film pattern is first formed on Ti film 20 corresponding to the field which should form an anode electrode. And an anode electrode is formed by etching Ti film 20, using this thin film pattern as an etching mask. Then, the anode electrode 20 and the n type high resistance layer 11 obtain the n type Schottky diode which carried out the Schottky barrier by removing a thin film pattern from the anode electrode 20.

[0048]In the Schottky diode obtained by the method mentioned above, it forms by the same method as a 1st embodiment explained the cathode terminal 13 about the carbon electrode 5. Therefore, in this diode, the contact resistance between the cathode terminal 13 and the low resistance substrate 10 was a $1 \times 10^{-6} \Omega \text{cm}^{-2}$ grade and a very low value. When the high-temperature-operation examination at 300 ** was presented with this diode, the contact resistance between the cathode terminal 13 and the low resistance substrate 10 did not change for 1000 hours or more. Thus, according to this embodiment, the Schottky diode excellent in the long-term stability under high temperature service is realizable.

[0049]Although the carbon electrode having contained only the carbon nanotube was formed as the cathode terminal 13 in a 2nd embodiment, When the carbon electrode which contained further the graphite layer which carried out orientation at random is formed between the substrate 12 and a carbon nanotube layer, the almost same effect can be acquired. A metal membrane may be formed on the surface of a carbon electrode, and the combination of a carbon electrode and a metal membrane may be used as a cathode terminal. In this case, since the electrical property and heat dissipation nature of a cathode terminal are equalized over the whole electrode, it is advantageous in the viewpoint of the high temperature operation of a device. Although the above-mentioned embodiment described the case where a n type SiC semiconductor substrate was used as SiC substrate 12, the same effect can be acquired when a p type SiC semiconductor substrate is used.

[0050]Drawing 4 (a) pn diode can be manufactured only by changing slightly a part of process explained with reference to – (f). This is explained referring to drawing 5.

[0051]Drawing 5 is a sectional view showing roughly pn diode concerning a 2nd embodiment of this invention. pn diode shown in drawing 5 can be obtained by forming the p type region 21 and the p^+ type low resistance area 17 which are shown in drawing 5 instead of in the case of the process of, for example, forming the guard ring 14 shown in drawing 4 (b) etc. [the p type guard

ring regions 14]

[0052](A 3rd embodiment) According to a 3rd embodiment, the formation method of the carbon electrode explained by a 1st embodiment is used for manufacture of a n type Schottky diode. According to a 3rd embodiment, unlike a 2nd embodiment, the art explained not only to a cathode terminal but to the anode electrode by a 1st embodiment is applied.

[0053]Drawing 6 (a) - (c) is a sectional view showing roughly the manufacturing method of the n type Schottky diode concerning a 3rd embodiment of this invention. The process of the method concerning this embodiment shown in drawing 4 (d) is the same as that of the manufacturing method of the n type Schottky diode concerning a 2nd embodiment. Therefore, only a point of difference with the manufacturing method concerning a 2nd embodiment is explained here.

[0054]In manufacturing the n type Schottky diode shown in drawing 6 (c), the structure shown in drawing 4 (d) is acquired first. Next, using the CVD system shown in drawing 2, by the same method, as shown in drawing 6 (a), the carbon cluster 2 is formed in the surface (Si face) of the n type high resistance layer 11 as a 1st embodiment explained.

[0055]Subsequently, the surface is irradiated with a laser beam to the n type high resistance layer 11 in which the carbon cluster 2 was formed. using an YAG laser here, for example -- the output -- $0.5 - 2.5 \text{ Jcm}^{-2}$ -- it is preferably considered as $1.0 - 2.0 \text{ Jcm}^{-2}$. This forms the carbon electrode 23 which grew up the carbon nanotube 3 and contained the carbon nanotube on the n type high resistance layer 11, as shown in drawing 6 (b). According to this embodiment, this carbon electrode 23 is used as an anode electrode.

[0056]As shown in drawing 6 (c), the carbon cluster 2 which remained on the insulator layer 16 using photolithography method and RIE is removed. The Schottky diode in which the anode electrode 23 and the n type high resistance layer 11 carried out the Schottky barrier as mentioned above is obtained.

[0057]In the Schottky diode obtained by the method mentioned above, it forms by the same method as a 1st embodiment explained the both sides of the cathode terminal 13 and the anode electrode 23 about the carbon electrode 5. Therefore, in this diode, the contact resistance between the cathode terminal 13 and the low resistance substrate 10 was a $1 \times 10^{-6} \text{ } \Omega \text{cm}^{-2}$ grade and a value low enough. When the high-temperature-operation examination at 300°C was presented with this diode, neither the contact resistance between the cathode terminal 13 and the low resistance substrate 10 nor the contact resistance between the anode electrode 23 and the n type high resistance layer 11 changed for 1000 hours or more. Thus, according to this embodiment, the Schottky diode excellent in the long-term stability under high temperature service is realizable.

[0058]Although the carbon electrode having contained only the carbon nanotube was formed as the cathode terminal 13 and the anode electrode 23 in a 3rd embodiment, When the carbon electrode which contained further the graphite layer which carried out orientation at random is formed between the substrate 12 and a carbon nanotube layer, the almost same effect can be acquired. A metal membrane may be formed on the surface of a carbon electrode, and the combination of a carbon electrode and a metal membrane may be used as a cathode terminal or an anode electrode. In this case, since the electrical property and heat dissipation nature of a cathode terminal or an anode electrode are equalized over the whole electrode, it is advantageous in the viewpoint of the high temperature operation of a device. Although the above-mentioned embodiment described the case where a n type SiC semiconductor substrate was used as SiC substrate 12, the same effect can be acquired when a p type SiC semiconductor substrate is used.

[0059]pn diode can be manufactured only by changing slightly a part of process mentioned above like a 2nd embodiment. This is explained referring to drawing 7.

[0060]Drawing 7 is a sectional view showing roughly pn diode concerning a 3rd embodiment of this invention. pn diode shown in drawing 7 in the case of the process of, for example, forming the guard ring 14 shown in drawing 4 (b). The p type region 21 and the p^+ type low resistance area 17 which are shown in drawing 7 instead of can be formed, and it can obtain by carrying out the process same with having mentioned above etc. except it. [the p type guard ring regions

14]

[0061](A 4th embodiment) According to a 4th embodiment, the formation method of the carbon electrode explained by a 1st embodiment is used for manufacture of a n type Schottky diode. Although the art explained to the both sides of a cathode terminal and an anode electrode by a 1st embodiment like a 3rd embodiment is applied in a 4th embodiment, unlike a 3rd embodiment, these electrodes are formed simultaneously.

[0062]Drawing 8 (a) - (d) is a sectional view showing roughly the manufacturing method of the n type Schottky diode concerning a 4th embodiment of this invention. In manufacturing the n type Schottky diode shown in drawing 8 (d), the structure shown in drawing 8 (a) is acquired first. The structure shown in drawing 8 (a) is the same as the structure shown in drawing 4 (d) except the cathode terminal 13 not being formed. Here, the silicon nitride film was used as the insulator layer 16.

[0063]Next, using the CVD system shown in drawing 2, by the same method, as shown in drawing 8 (b), the carbon cluster 2 is formed in the surface (Si face) of the n type high resistance layer 11 as a 1st embodiment explained.

[0064]Subsequently, a vacuum heating process is performed within the electric furnace which equipped the surface with the induction-heating type carbon heater to the substrate 12 in which the carbon cluster 2 was formed. Thereby, as shown in drawing 8 (c), the carbon nanotube 3 is grown up on each surface of the low resistance substrate 10 and the n type high resistance layer 11, and the carbon electrodes 13 and 23 which contained the carbon nanotube, respectively are formed. According to this embodiment, these carbon electrodes 13 and 23 are used as a cathode terminal and an anode electrode, respectively.

[0065]As shown in drawing 8 (d), the carbon cluster 2 which remained on the insulator layer 16 using photolithography method and RIE is removed. The Schottky diode in which the anode electrode 23 and the n type high resistance layer 11 carried out the Schottky barrier as mentioned above is obtained.

[0066]In the Schottky diode obtained by the method mentioned above, it forms by the same method as a 1st embodiment explained the both sides of the cathode terminal 13 and the anode electrode 23 about the carbon electrode 5. Therefore, in this diode, the contact resistance between the cathode terminal 13 and the low resistance substrate 10 was a $1 \times 10^{-6} \Omega \text{cm}^{-2}$ grade and a value low enough. When the high-temperature-operation examination at 300 ** was presented with this diode, neither the contact resistance between the cathode terminal 13 and the low resistance substrate 10 nor the contact resistance between the anode electrode 23 and the n type high resistance layer 11 changed for 1000 hours or more. Thus, according to this embodiment, the Schottky diode excellent in the long-term stability under high temperature service is realizable.

[0067]According to a 4th embodiment, a metal membrane may be formed on the surface of a carbon electrode, and the combination of a carbon electrode and a metal membrane may be used as a cathode terminal or an anode electrode. In this case, since the electrical property and heat dissipation nature of a cathode terminal or an anode electrode are equalized over the whole electrode, it is advantageous in the viewpoint of the high temperature operation of a device. Although the above-mentioned embodiment described the case where a n type SiC semiconductor substrate was used as SiC substrate 12, the same effect can be acquired when a p type SiC semiconductor substrate is used.

[0068]pn diode shown in drawing 7 can be manufactured only by changing slightly a part of process mentioned above like a 3rd embodiment. In namely, the case of the process of forming the guard ring 14 which pn diode shown in drawing 7 shows to drawing 4 (b), for example. The portion located inside the p type guard ring regions 14 of the surface area of the substrate 12 surface can be made into the p type low resistance area 17, and it can form by carrying out the process same with having mentioned above etc. except it.

[0069]As mentioned above, in this embodiment, the vacuum heating process for forming the vacuum heating process and the anode electrode 23 for forming the cathode terminal 13 is performed simultaneously. That is, according to this embodiment, a Schottky diode can be

manufactured in the process simplified more.

[0070](A 5th embodiment) According to a 5th embodiment, the formation method of the carbon electrode explained by a 1st embodiment is used for manufacture of a n type static induction transistor.

[0071]Drawing 9 (a) – (g) is a sectional view showing roughly the manufacturing method of the n type static induction transistor concerning a 5th embodiment of this invention. According to this embodiment, the n type static induction transistor shown in drawing 9 (g) is manufactured by the method explained below.

[0072]First, as shown in drawing 9 (a), n type SiC substrate 12 which has a Si face is prepared for the 1 surface. On the low resistance substrate 10 which consists of SiC with a n type impurity concentration of a $1 \times 10^{19} \text{cm}^{-3}$ and a thickness of 300 micrometers as SiC substrate 12 here, Suppose that what formed the n type high resistance layer 11 with an impurity concentration of a $5 \times 10^{15} \text{cm}^{-3}$ and a thickness of 10 micrometers by the epitaxial method is used. Other n type impurities, such as P (phosphorus), may be used instead of using N (nitrogen) as a n type impurity. Both they may be used. Next, the carbon electrode 31 which contained the carbon nanotube as a drain electrode is formed in the rear face (C side) of SiC substrate 12 by performing a vacuum heating process within the electric furnace provided with the induction-heating type carbon heater to this SiC substrate 12.

[0073]Subsequently, the n^+ field used as the source region is formed in the surface area of SiC substrate 12 by performing the ion implantation to the surface (Si face) of SiC substrate 12, and heat-of-activation processing one by one. First, as shown in drawing 9 (b), specifically, the thin film pattern 33 which consists of a metal or an oxide is formed in the surface of the substrate 12. Subsequently, n type impurities, such as P (phosphorus), are poured into the surface area of the n type high resistance layer 11 with ion implantation, using this thin film pattern 33 as a mask. By performing heat treatment of about 1600 °C to the substrate 12, pouring ion is activated and the source region 32 is formed. Here, it made the total dose $5 \times 10^{15} \text{cm}^{-2}$ by having set accelerating energy to 10 – 200keV, and P (phosphorus) ion poured it into the field from the surface of the n type high resistance layer 11 to a depth of about 0.3 micrometer by multi stage pouring. As a result, the source region 32 of $1 \times 10^{20} \text{cm}^{-3}$ was obtained for impurity concentration.

[0074]After removing the thin film pattern 33 from the n type high resistance layer 11, as shown in drawing 9 (c), the surface area of the n type high resistance layer 11 is made to diffuse a p type impurity in high concentration, and the gate region 34 is formed in the outside of the n type source region 32. Specifically, the insulator layers 35 patterned after the upper surface of the n type high resistance SiC substrate, such as an oxide film and a nitride, are formed first. Subsequently, p type impurities, such as B (boron), are poured into the surface area of the n type high resistance layer 11 with ion implantation, using this patterned insulator layer 35 as a mask. By performing heat treatment of about 1600 °C to the substrate 12, pouring ion is activated and the gate region 34 is formed.

[0075]Here, it made the total dose $8 \times 10^{14} \text{cm}^{-2}$ by having set accelerating energy to 10 – 350keV, and B (boron) ion poured it into the field from the surface of the n type high resistance layer 11 to a depth of about 0.7 micrometer by multi stage pouring. As a result, the gate region 34 of $1 \times 10^{19} \text{cm}^{-3}$ was obtained for impurity concentration.

[0076]Next, as shown in drawing 9 (d), the portion located on the n type source region 32 of the above-mentioned insulator layer 35 is selectively removed using photolithography method and the RIE method. The insulator layer 35 patterned in this way should just be formed at least on the field between the n type source region 32 of the n type high resistance layer 11, and the p type gate region 34, and may cover selectively the n type source region 32 or the p type gate region 34.

[0077]Subsequently, by the method same with having explained with reference to drawing 1 (b) in a 1st embodiment, as shown in drawing 9 (e), the carbon cluster 2 whose particle diameter is several angstroms – tens of Å is formed in the surface (Si face) of the n type high resistance

layer 11. As shown in drawing 9 (f), the n type high resistance layer 11 in which the carbon cluster 2 was formed on the surface is irradiated with a laser beam. using an YAG laser here, for example -- the output -- $0.5 - 2.5 \text{ Jcm}^{-2}$ -- it is preferably considered as $1.0 - 2.0 \text{ Jcm}^{-2}$. Thereby, the carbon nanotube 3 is grown up on the n type high resistance layer 11, and the carbon electrodes 39 and 40 which contained the carbon nanotube 3, respectively are obtained. According to this embodiment, the carbon electrode 40 is used as a gate electrode, using the carbon electrode 39 as a source electrode.

[0078]As shown in drawing 9 (g), the carbon cluster 2 which remained on the insulator layer 35 is removed using photolithography method and the RIE method. The static induction transistor shown in drawing 9 (g) as mentioned above is obtained.

[0079]In the static induction transistor obtained by the method mentioned above, it forms by the same method as a 1st embodiment explained the drain electrodes 31, the source electrodes 39, and all the gate electrodes 40 about the carbon electrode 5. Therefore, it is a value in which the contact resistance between the source electrode 39 and the n type source region 32 is as low enough in this transistor as [below] $1 \times 10^{-6} \text{ } \Omega \text{cm}^{-2}$, The contact resistance between the gate electrode 40 and the p type gate region 34 was below $1 \times 10^{-5} \text{ } \Omega \text{cm}^{-2}$ and a value low enough, and the contact resistance between the low resistance substrate 10 and the drain electrode 31 was below $1 \times 10^{-6} \text{ } \Omega \text{cm}^{-2}$ and a value low enough.

[0080]Although the carbon electrode having contained only the carbon nanotube was formed in a 5th embodiment as the drain electrode 31, the source electrode 39, and the gate electrode 40, When the carbon electrode which contained further the graphite layer which carried out orientation at random is formed between the substrate 12 and a carbon nanotube layer, the almost same effect can be acquired. A metal membrane may be formed on the surface of a carbon electrode, and the combination of a carbon electrode and a metal membrane may be used as a drain electrode, a source electrode, or a gate electrode. In this case, since the electrical property and heat dissipation nature of these electrodes are equalized over the whole electrode, it is advantageous in the viewpoint of the high temperature operation of a device. Although the above-mentioned embodiment described the case where a n type SiC semiconductor substrate was used as SiC substrate 12, the same effect can be acquired when a p type SiC semiconductor substrate is used.

[0081](A 6th embodiment) According to a 6th embodiment, the formation method of the carbon electrode explained by a 1st embodiment is used for manufacture of a n type static induction transistor. Although the art explained by a 1st embodiment is applied to a drain electrode, a source electrode, and a gate electrode like a 5th embodiment in a 6th embodiment, unlike a 5th embodiment, these electrodes are formed simultaneously.

[0082]Drawing 10 (a) - (c) is a sectional view showing roughly the manufacturing method of the n type static induction transistor concerning a 6th embodiment of this invention. According to this embodiment, the n type static induction transistor shown in drawing 10 (c) is manufactured by the method explained below.

[0083]First, the structure shown in drawing 10 (a) by the method same with having explained while referring to drawing 9 (a) - (e) by a 5th embodiment is acquired except not forming the carbon electrode 31. Here, suppose that a silicon nitride film is used as the insulator layer 35.

[0084]Subsequently, a vacuum heating process is performed within the electric furnace which equipped the surface with the induction-heating type carbon heater to the substrate 12 in which the carbon cluster 2 was formed. Thereby, the carbon nanotube 3 is grown up on each surface of the low resistance substrate 10 and the n type high resistance layer 11, and the carbon electrodes 31, 39, and 40 which contained the carbon nanotube, respectively are formed. According to this embodiment, these carbon electrodes 31, 39, and 40 are used as a drain electrode, a source electrode, and a gate electrode, respectively.

[0085]As shown in drawing 10 (c), the carbon cluster 2 which remained on the insulator layer 35 is removed using photolithography method and the RIE method. The static induction transistor shown in drawing 10 (c) as mentioned above is obtained.

[0086]In the static induction transistor obtained by the method mentioned above, it forms by the

same method as a 1st embodiment explained the drain electrodes 31, the source electrodes 39, and all the gate electrodes 40 about the carbon electrode 5. Therefore, it is a value in which the contact resistance between the source electrode 39 and the n type source region 32 is as low enough in this transistor as [below] $1 \times 10^{-6} \text{ } \Omega \text{cm}^{-2}$, The contact resistance between the gate electrode 40 and the p type gate region 34 was below $1 \times 10^{-5} \text{ } \Omega \text{cm}^{-2}$ and a value low enough, and the contact resistance between the low resistance substrate 10 and the drain electrode 31 was below $1 \times 10^{-6} \text{ } \Omega \text{cm}^{-2}$ and a value low enough.

[0087]According to a 6th embodiment, a metal membrane may be formed on the surface of a carbon electrode, and the combination of a carbon electrode and a metal membrane may be used as a drain electrode, a source electrode, or a gate electrode. In this case, since the electrical property and heat dissipation nature of these electrodes are equalized over the whole electrode, it is advantageous in the viewpoint of the high temperature operation of a device. Although the above-mentioned embodiment described the case where a n type SiC semiconductor substrate was used as SiC substrate 12, the same effect can be acquired when a p type SiC semiconductor substrate is used.

[0088]In a 6th embodiment, the vacuum heating process for forming the drain electrode 31, the vacuum heating process for forming the source electrode 39, and the vacuum heating process for forming the gate electrode 40 are performed simultaneously as mentioned above. That is, according to this embodiment, the static induction transistor simplified more can be manufactured.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2003-100658

(P2003-100658A)

(43) 公開日 平成15年4月4日 (2003.4.4)

(51) Int.Cl. ⁷	識別記号	F I	テマコード*(参考)
H 0 1 L 21/28	3 0 1	H 0 1 L 21/28	3 0 1 F 4 M 1 0 4
21/205		21/205	3 0 1 Z 5 F 0 4 5
29/06	6 0 1	29/06	5 F 1 0 2
29/80		29/48	6 0 1 N
			Z

審査請求 未請求 請求項の数 5 O L (全 12 頁) 最終頁に続く

(21) 出願番号 特願2001-295115(P2001-295115)

(22) 出願日 平成13年9月26日 (2001.9.26)

(71) 出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72) 発明者 水上 誠

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72) 発明者 今井 聖支

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(74) 代理人 100058479

弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54) 【発明の名称】 電子装置及びその製造方法

(57) 【要約】

【課題】 SiC半導体と電極との間の接触抵抗が低減された電子装置及びその製造方法を提供すること。

【解決手段】 本発明の電子装置は、p型或いはn型のSiC半導体部と、前記SiC半導体部上に設けられ且つ前記SiC半導体部の表面から延在したカーボンナノチューブを含む炭素電極とを具備したことを特徴とする。



【特許請求の範囲】

【請求項1】 p型或いはn型のSiC半導体部と、前記SiC半導体部上に設けられ且つ前記SiC半導体部の表面から延在したカーボンナノチューブを含む炭素電極とを具備したことを特徴とする電子装置。

【請求項2】 前記炭素電極上に金属層をさらに具備したことを特徴とする請求項1に記載の電子装置。

【請求項3】 p型或いはn型のSiC半導体部上に前記SiC半導体部の表面から延在したカーボンナノチューブを含む炭素電極を形成する工程を含み、前記炭素電極を形成する工程は、前記SiC半導体部を真空加熱することにより前記SiC半導体部の表面領域に含まれるSi原子を脱離させ且つC原子同士を結合させてカーボンナノチューブを成長させることを含んだことを特徴とする電子装置の製造方法。

【請求項4】 前記炭素電極を形成する工程は、前記SiC半導体部の真空加熱に先立って、前記SiC半導体部の表面に炭素を供給して炭素初期核を形成することをさらに含み、前記カーボンナノチューブの成長を前記炭素初期核から生じさせることを特徴とする請求項3に記載の電子装置の製造方法。

【請求項5】 前記炭素電極上に金属層を形成する工程をさらに含んだことを特徴とする請求項3または請求項4に記載の電子装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、電子装置及びその製造方法に係り、特にSiC半導体部を備えた電子装置及びその製造方法に関する。

【0002】

【従来の技術】 SiC半導体は、現在一般に使用されている他の半導体（例えばSi）に比べ、融点、エネルギーバンドギャップ、絶縁破壊電界、熱伝導率、飽和速度等の物性が大きく、したがって、熱的、化学的、機械的に安定であり且つ耐放射線性にも優れている。そのため、SiC半導体を用いて、超低損失であり且つ高温動作可能な電子装置を実現することが期待されている。

【0003】 上述のようなSiC半導体を電子装置に適用するためには、低抵抗なオーミックコンタクトの形成技術が不可欠である。例えば、デバイスの電流経路に大きなコンタクト抵抗が寄生すると、電流の二乗と抵抗との積に比例する電力が熱として浪費される。この熱はデバイスを加熱するため、その縮小化・集積化を阻む原因でもある。また、コンタクト抵抗はデバイスのスイッチング速度を低下させるため、特に高周波用途においてはコンタクト抵抗を低くすることが重要である。

【0004】 SiC半導体上へのオーミック性電極の形成方法としては、例えば、n型SiCについては、Ni或いはNi/Ti/W積層膜などをSiC表面に蒸着した後、900℃から1100℃で高温アロイ処理を施す

ことが知られている。一方、p型SiCについては、Al或いはAl/Ti、Al-Ti合金などをSiC表面に蒸着した後、高温アロイ処理を施すことが知られている。

【0005】 しかしながら、上記方法では、n型で $\rho_c = 1 \times 10^{-5} \Omega \text{cm}^2$ 程度、p型で $\rho_c = 1 \times 10^{-4} \Omega \text{cm}^2$ 程度の接触抵抗が実現されているに過ぎない。これは、n型電極については、SiCとNiとが反応してニッケルシリサイドを生成する際に、余剰のCがオーミック界面に残留するとともに、ボイドが発生し、加えて固相反応の際にNiがSiC内に拡散してスパイク現象を引き起こすためであると考えられている。一方、p型については、SiC表面に存在する自然酸化膜やAl成膜中にチャンバ内に残留する酸素がAlを酸化して特性を劣化させることが原因であると考えられている。

【0006】

【発明が解決しようとする課題】 本発明は、上記問題点に鑑みてなされたものであり、SiC半導体と電極との間の接触抵抗が低減された電子装置及びその製造方法を提供することを目的とする。

【0007】

【課題を解決するための手段】 上記課題を解決するために、本発明は、p型或いはn型のSiC半導体部と、前記SiC半導体部上に設けられ且つ前記SiC半導体部の表面から延在したカーボンナノチューブを含む炭素電極とを具備したことを特徴とする電子装置を提供する。

【0008】 また、本発明は、p型或いはn型のSiC半導体部上に前記SiC半導体部の表面から延在したカーボンナノチューブを含む炭素電極を形成する工程を含み、前記炭素電極を形成する工程は、前記SiC半導体部を真空加熱することにより前記SiC半導体部の表面領域に含まれるSi原子を脱離させ且つC原子同士を結合させてカーボンナノチューブを成長させることを含んだことを特徴とする電子装置の製造方法を提供する。

【0009】 さらに、本発明は、p型或いはn型のSiC半導体基板と、前記SiC半導体基板上に設けられたカソード電極と、前記SiC半導体基板上に設けられたアノード電極とを具備し、前記カソード電極及び前記アノード電極の少なくとも一方は、前記SiC半導体基板上に設けられ且つ前記SiC半導体部の表面から延在したカーボンナノチューブを含む炭素電極を備えたことを特徴とする半導体装置を提供する。

【0010】 また、本発明は、p型或いはn型のSiC半導体基板と、前記SiC半導体基板上に設けられたソース電極と、前記SiC半導体基板上に設けられたドレイン電極と、前記SiC半導体基板上に設けられたゲート電極とを具備し、前記ソース電極、前記ドレイン電極、及び前記ゲート電極の少なくとも一つは、前記SiC半導体基板上に設けられ且つ前記SiC半導体部の表面から延在したカーボンナノチューブを含む炭素電極を

備えたことを特徴とする半導体装置を提供する。

【0011】なお、ここでいう「電子装置」は、高耐圧半導体装置、発光ダイオード、及びLSIなどの半導体装置のように電気伝導を利用した装置を意味する。

【0012】本発明において、炭素電極上には金属層を設けてもよい。また、本発明において、炭素電極は、カーボンナノチューブに加え、グラファイトなどをさらに含むことができる。この場合、炭素電極は、例えば、カーボンナノチューブを含んだカーボンナノチューブ層と、カーボンナノチューブ層とSiC半導体部との間に介在し且つグラファイトを含んだグラファイト層との積層構造とすることができる。

【0013】本発明の方法において、SiC半導体部の真空加熱には、例えば、レーザ、電気炉、或いはそれらの組み合わせを利用することができる。本発明の方法において、炭素電極を形成する工程は、SiC半導体部の真空加熱に先立って、SiC半導体部の表面に炭素を供給して炭素初期核を形成することをさらに含んでもよい。この場合、カーボンナノチューブの成長を炭素初期核から生じさせることができ、したがって、SiC半導体部のSi面に炭素電極を形成することもできる。なお、SiC半導体部の表面への炭素初期核の形成には、例えば、Cのイオン注入やC系ガスを用いたCVD或いはPVDなどを利用することができる。

【0014】

【発明の実施の形態】以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。

【0015】（第1の実施形態）第1の実施形態では、SiC基板にカーボンナノチューブを形成する方法及びそれを応用した炭素電極の形成方法について説明する。

【0016】図1(a)～(e)は、本発明の第1の実施形態に係る炭素電極の形成方法を概略的に示す図である。なお、図1(a)、(c)～(e)は断面図であり、図1(b)は図1(c)の斜視図である。また、図1(e)は、図1(a)～(d)に比べてより広い範囲を描いている。

【0017】本実施形態に係る方法では、まず、図1(a)に示すように、表面にSi(シリコン)面を有し、裏面にC(カーボン)面を有するSiC基板1を準備する。次に、このSiC基板1を、RCA洗浄($H_2O_2 + H_2SO_4$ 洗浄、水洗、希HF洗浄、水洗、 $NH_4OH + H_2O_2 + H_2O$ 洗浄、水洗、希HF洗浄、水洗、 $HCl + H_2O_2 + H_2O$ 洗浄、水洗、希HF洗浄)の順で洗浄する。

【0018】次いで、図1(b)に示すように、SiC基板1のSi面に炭素初期核2を形成する。この炭素初期核2は、例えば、図2に示すCVD装置を用いて形成することができる。

【0019】図2は、図1(a)～(e)に示す方法で使用可能なCVD装置の一例を概略的に示す図である。図2に示すCVD装置は、円管型CVD炉51を有している。CVD炉51には、マスフローコントローラ52a、52b及びバルブ53a、53bを介してガス供給源54a、54bがそれぞれ接続されており、ガス供給源52aからプロパン(C_3H_8)ガスを及びガス供給源52bからは水素(H_2)ガスを所望の流量でCVD炉51内に供給可能としている。CVD炉51には、さらにロータリポンプ55が接続されており、CVD炉51内のガス圧を制御可能としている。

【0020】このCVD装置を用いて炭素初期核2を形成するに当り、まず、上記洗浄処理を施したSiC基板1を、CVD炉51内に搬入する。次いで、ポンプ55を駆動してCVD炉51内を所定の減圧状態としつつCVD炉51内に H_2 ガス及び C_3H_8 ガスを供給し、それらガスを熱分解させることにより、SiC基板1のSi面に炭素初期核2として粒径が数Å～数十Åのカーボンクラスタを形成する。具体的には、図2に示すCVD炉51の載置台上にSiC基板1を載置した後、CVD炉51内の雰囲気中のポンプ55による排気(1.0×10^{-2} Pa以下)と H_2 ガスによる置換とを繰り返した後、 H_2 ガスを500 sccmの流量で供給しつつCVD炉51内を加熱する。円管温度が500℃～1100℃、好ましくは800℃～1000℃に達した時点で、CVD炉51内に C_3H_8 ガスを50 sccmの流量で導入し、それらを熱分解させることにより、図1(b)に示すようにSiC基板1のSi面に数Å～数十Åのカーボンクラスタ2を形成することができる。

【0021】なお、ここでは、カーボン源としてプロパン(C_3H_8)を用いたが、エチレン、アセチレンなど他の炭化水素を用いることもできる。次に、Si面にカーボンクラスタ2を形成したSiC基板1を、例えば、誘導加熱型カーボンヒータを備えた電気炉内に搬入する。次いで、電気炉内を 1.0×10^{-2} Pa以下まで減圧し、1200～1800℃に昇温する。

【0022】このような真空加熱処理を行うと、まず、図1(c)に示すように、SiC基板1のカーボンクラスタ2の周囲部分からSi原子が選択的に脱離し、それに伴い、Siの脱離により結合手を生じたC原子同士が再結合する。その結果、図1(d)に示すように、SiC基板1のSi面から延在した多数本のカーボンナノチューブ3が形成される。これらカーボンナノチューブ3は、上記の真空加熱処理を続けることにより、図1(e)に示すように、SiC基板1の表面領域を原料としてさらに成長する。以上のようにして、SiC基板1の表面から延在したカーボンナノチューブ3を含んだ炭素電極5が得られる。

【0023】なお、炭素電極5がカーボンナノチューブ3を含んでいることは、TEMで観察することなどによ

り容易に確認可能である。TEMでの観察によると、通常、このような方法で得られる炭素電極5において、それらカーボンナノチューブ3は、それぞれ基板面に対して略垂直に配向しており、隣り合うカーボンナノチューブ3間に殆ど隙間が存在していない程度に密に配列している。また、このような方法で得られるカーボンナノチューブ3の直径は3nm~12nm程度であり、密度は $1 \times 10^{11} \sim 5 \times 10^{13}$ 本/cm²程度である。

【0024】上述した方法では、熱CVDを利用してカーボンクラスタ2を形成したが、カーボンクラスタ2はプラズマCVDを用いて形成することも可能である。例えば、RCA洗浄を施したSiC基板1をプラズマCVDチャンバ内に搬入し、チャンバ内にHeガス、H₂ガス、CH₄ガス、CF₄ガスを各々50sccm、5sccm、1sccm、30sccmの流量で供給し、全圧を 4.0×10^4 Paにしつつ、基板温度を300℃、投入電力を100Wとして10~100秒間程度の堆積処理を行うことにより、SiC基板1の表面にカーボンクラスタ2を形成することができる。カーボンクラスタ2をこのような方法で形成した場合においても、熱CVDを利用した場合と同様の効果を得ることができる。

【0025】また、カーボンクラスタ2は、スパッタリングを利用して形成することも可能である。スパッタを用いても同様の結果を得ることができる。例えば、RCA洗浄を施したSiC基板1をスパッタリングチャンバ内に搬入した後、チャンバ内を背圧 1.0×10^{-3} Pa以下とし、さらに、チャンバ内を 6.7×10^{-1} PaのAr雰囲気とし、100Wの投入電力で放電を生じさせてプラズマをカーボンターゲットに衝突させることにより、SiC基板1のSi面にカーボンクラスタ2を形成することができる。カーボンクラスタ2をこのような方法で形成した場合においても、熱CVDを利用した場合と同様の効果を得ることができる。

【0026】以上、炭素初期核2として気相堆積法によりカーボンクラスタを形成したが、炭素初期核2はCイオン注入により形成することも可能である。これについては、図3を参照しながら説明する。

【0027】図3は、イオン注入法を用いた炭素初期核の形成方法を概略的に示す断面図である。Cイオン注入による炭素初期核2の形成は、例えば、以下の方法により行う。まず、RCA洗浄を施したSiC基板1をイオン注入装置内へと搬入する。次に、Cイオン注入の加速電圧を10~50keV、より好ましくは30keV程度とし、総ドーズ量を $1 \times 10^{16} \sim 1 \times 10^{17}$ cm⁻²として、SiC基板1のSi面にCを注入する。その後、SiC基板1に1200~1500℃程度の熱処理を施す。これにより、図3に示すように、SiC基板1の表面領域に注入したCはカーボンクラスタ2へと変化する。カーボンクラスタ2をこのような方法で形成した場合においても、熱CVDを利用した場合と同様の効果を

得ることができる。

【0028】以上、SiC基板1のSi面にカーボンナノチューブ3を含んだ炭素電極5を形成することについて説明したが、SiC基板1のC面にも上述したのと同様の方法によりカーボンナノチューブ3を含んだ炭素電極5を形成することができる。また、SiC基板1のSi面とは異なりSiC基板1のC面には炭素が存在しているため、SiC基板1のC面に炭素電極5を形成する場合、炭素初期核2を形成する必要がない。すなわち、例えば、誘導加熱型カーボンヒータを備えた電気炉などでSiC基板1を 1.0×10^{-2} Pa以下の圧力下で1200~1800℃に加熱することにより、SiC基板1のC面に上記同様の炭素電極5を形成することができる。

【0029】なお、従来から、SiC基板のC面には真空加熱処理によってカーボンナノチューブを形成することが可能であることは知られていたが、Si面にはカーボンナノチューブを形成することはできないと言われていた(M. Kusunokiet al. Appl. Phys. Lett., Vol. 77, No. 4, 531 (2000))。しかしながら、上記の通り、炭素初期核2を形成することにより、SiC基板1のSi面にもカーボンナノチューブ3を形成することが可能となる。すなわち、面の制約を受けることなくカーボンナノチューブを形成することができ、したがって、上述したSiC基板1と炭素電極5との組み合わせを様々な電子装置で利用することが可能となる。

【0030】以上説明した方法では、SiC基板1内に存在するC原子同士を再結合させることによりカーボンナノチューブ3を形成しており、したがって、SiC基板1とカーボンナノチューブ3とは原子的に結合している。そのため、このような方法で得られる炭素電極5とSiC基板1との間の接触抵抗は極めて低い。

【0031】例えば、上記の方法によりn型不純物濃度を 1×10^{18} cm⁻³以上としたSiC基板1のSi面に炭素電極5を形成した場合、SiC基板1と炭素電極5との接触抵抗 ρ_c は 1×10^{-6} Ωcm²以下であり、また、上記の方法によりp型不純物濃度を 1×10^{18} cm⁻³以上としたSiC基板1のSi面に炭素電極5を形成した場合、SiC基板1と炭素電極5との接触抵抗 ρ_c は 1×10^{-5} Ωcm²以下であった。一方、上記の方法により、n型不純物濃度を 1×10^{18} cm⁻³以上としたSiC基板1のC面に炭素電極5を形成した場合、SiC基板1と炭素電極5との接触抵抗 ρ_c は 1×10^{-6} Ωcm²以下であり、また、上記の方法によりp型不純物濃度を 1×10^{18} cm⁻³以上としたSiC基板1のC面に炭素電極5を形成した場合、SiC基板1と炭素電極5との接触抵抗 ρ_c は 1×10^{-5} Ωcm²以下であった。

【0032】これに対し、特開2000-294119

号公報に開示された方法により、あらかじめカーボンナノチューブを形成し、それらカーボンナノチューブを配向を持たせて収集して得られたカーボンナノチューブ膜をSiC基板に接触させ、カーボンナノチューブ膜とSiC基板との間の接触抵抗を調べた。その結果、それらの接触抵抗 ρ_c は $1 \times 10^{-1} \Omega \text{ cm}^2$ 以上と非常に大きな値であった。

【0033】以上から、SiC基板とカーボンナノチューブとが原子的に結合している場合、SiC基板とカーボンナノチューブとを単に接触させた場合に比べて遥かに低い接触抵抗を実現可能であることが分かる。

【0034】また、本実施形態に係る方法で得られる炭素電極5は、SiC基板1上に多数本のカーボンナノチューブ3を並置した構造を有しており、したがって、表面積が非常に大きい。そのため、この炭素電極5は放熱性に優れている。さらに、上記の通り、本実施形態で得られる構造では、SiC基板とカーボンナノチューブとが原子的に結合しているため、SiC基板にカーボンナノチューブを接着させることにより得られる構造などに比べて、SiC基板とカーボンナノチューブとの間の密着性が遥かに高い。そのため、本実施形態で得られる構造では、炭素電極5のSiC基板からの剥離などが生じにくい。このように、本実施形態によると、SiC基板との間の接触抵抗が低く且つ放熱性及び機械的強度に優れた炭素電極を形成することができる。

【0035】本実施形態に係る方法では、真空加熱処理の温度や時間に応じてカーボンナノチューブ3の長さを制御することができる。すなわち、通常、真空加熱処理を、より高い温度で及び/またはより長い時間にわたって行うことによって、より長いカーボンナノチューブ3を形成することができる。例えば、上記真空加熱処理を、 $1.0 \times 10^{-2} \text{ Pa}$ 以下の圧力下、 1200°C の温度で0.5時間行った場合、長さが約5nmのカーボンナノチューブ3を得ることができる。また、上記真空加熱処理を 1400°C の温度で0.5時間行った場合には長さが約50nmのカーボンナノチューブ3を得ることができ、上記真空加熱処理を 1600°C の温度で0.5時間行った場合には長さが約300nmのカーボンナノチューブ3を得ることができる。

【0036】しかしながら、炭素電極5の厚さ(カーボンナノチューブ3の長さの平均)が $1 \mu\text{m}$ を超えると、SiC基板1と炭素電極5との間の熱膨張率の違いにより、それらの間の接合部にひずみが生じ、結果としてSiC基板1の近傍で炭素電極5に亀裂が生じ、その一部が剥離することがある。このような剥離を生じた場合、接触抵抗は例えば $1.0 \times 10^{-2} \Omega \text{ cm}^2$ 程度にまで増加してしまう。したがって、炭素電極5の厚さ(カーボンナノチューブ3の長さの平均)は、 $1 \mu\text{m}$ 以下であることが好ましい。

【0037】本実施形態に係る方法では、炭素電極5中

にグラファイトを混在させることができる。通常、図1(b)に示すようにSi面にカーボンクラスタ2を形成したSiC基板1をカーボンナノチューブの形成温度より高い温度 $1800 \sim 2000^\circ\text{C}$ に加熱すると、SiC基板1上にはカーボンナノチューブではなく、ランダムに配向したグラファイトが形成される。一方、SiC基板1のC面に対しては、Si面の場合と異なり、カーボンクラスタ2の有無に関わらず同様な熱処理によってグラファイトを形成することができる。

【0038】したがって、例えば、上記真空加熱処理の際の加熱温度を、主としてカーボンナノチューブが形成される温度とし、次いで、主としてグラファイトが形成される温度とすることなどにより、SiC基板1側からグラファイト層及びカーボンナノチューブ層が順次積層された構造の炭素電極5を形成することができる。なお、このような炭素電極5を形成した場合においても、炭素電極5がカーボンナノチューブ3のみを含んでいる場合とほぼ同様の効果を得ることができた。

【0039】(第2の実施形態)第2の実施形態では、n型ショットキーダイオードの製造に第1の実施形態で説明した炭素電極の形成方法を利用する。

【0040】図4(a)～(f)は、本発明の第2の実施形態に係るn型ショットキーダイオードの製造方法を概略的に示す断面図である。本実施形態では、図4(f)に示すn型ショットキーダイオードを以下に説明する方法により作製する。

【0041】まず、図4(a)に示すように、一表面にSi面を有するn型のSiC基板12を準備する。ここでは、SiC基板12として、n型不純物濃度が $1 \times 10^{19} \text{ cm}^{-3}$ であり且つ厚さが $300 \mu\text{m}$ のSiCからなる低抵抗基板10の上に、エピタキシャル法により不純物濃度が $5 \times 10^{15} \text{ cm}^{-3}$ であり且つ厚さが $10 \mu\text{m}$ のn型高抵抗層11を形成したものをを使用することとする。なお、n型不純物としてN(窒素)を用いる代わりに、P(燐)等の他のn型不純物を用いてもよい。或いは、それら両方を用いてもよい。

【0042】次に、第1の実施形態で炭素電極5に関して説明したのと同様の方法により、図4(b)に示すように、低抵抗基板10のn型高抵抗層11を形成した面の裏面(C面)に炭素電極13を形成する。この炭素電極13はカソード電極として用いる。次いで、n型高抵抗層11上に、酸化膜またはメタルなどからなる薄膜パターン18を形成する。さらに、この薄膜パターン18をマスクとして用い、イオン注入法により、n型高抵抗層11の表面領域にB(ボロン)等のp型不純物イオンを注入する。その後、 1600°C 程度の熱処理を施して注入イオンを活性化することによりガードリング14を形成する。なお、ここでは、B(ボロン)イオンは、加速エネルギーを $10 \sim 350 \text{ keV}$ 、総ドーズ量を $1.6 \times 10^{13} \text{ cm}^{-2}$ とした多段注入により、n型高抵抗層

11の表面から深さ0.7 μm程度までの領域に注入した。その結果、不純物濃度が $2 \times 10^{17} \text{ cm}^{-3}$ のガードリング14が得られた。

【0043】n型高抵抗層11から薄膜パターン18を除去した後、図4(c)に示すように、n型高抵抗層11上に酸化膜またはメタルなどからなる薄膜パターン19を形成する。次に、この薄膜パターン19をマスクとして用い、イオン注入法により、n型高抵抗層11の表面領域にP(燐)等のn型不純物イオンを注入する。その後、熱処理を施して注入イオンを活性化することにより、ガードリング14の外側に空乏層制限領域15を形成する。ここでは、P(燐)イオンは、加速エネルギーを10~200 keV、総ドーズ量を $5 \times 10^{15} \text{ cm}^{-2}$ とし、多段注入により、n型高抵抗層11の表面から深さ0.3 μm程度までの領域に注入した。その結果、不純物濃度が $1 \times 10^{20} \text{ cm}^{-3}$ の空乏層制限領域15が得られた。

【0044】以上のプロセスでは、ガードリング14を形成するための活性化処理と空乏層制限領域15を形成するための活性化処理とを別々に行ったが、それらは、同時に進めてもよい。また、p型不純物イオンとしてB(ボロン)イオンを用い、n型不純物イオンとしてP(燐)を用いたが、これらに限らず、p型不純物イオンとしてAl(アルミニウム)などを、n型不純物イオンとしてN(窒素)などを用いてもよい。

【0045】n型高抵抗層11から薄膜パターン19を除去した後、図4(d)に示すように、フォトリソグラフィ法及びRIE法などを用いて酸化珪素膜のような絶縁膜16を、n型高抵抗層11のガードリング14と空乏層制限領域15との間で露出した表面を被覆するように形成する。この絶縁膜16は、ガードリング14の一部や空乏層制限領域15を被覆していてもよい。

【0046】次に、図4(e)に示すように、SiC基板12の絶縁膜16を形成した面に、アノード電極として利用するTi膜20を形成する。Ti膜20の形成には、電子ビーム蒸着、CVD法、スパッタ法などを用いることができる。

【0047】さらに、図4(f)に示すように、フォトリソグラフィ法及びRIE法などを用いてTi膜20をパターンニングすることによりアノード電極20を形成する。具体的には、まず、アノード電極を形成すべき領域に対応してTi膜20上に薄膜パターンを形成する。そして、この薄膜パターンをエッチングマスクとして用いてTi膜20をエッチングすることによりアノード電極を形成する。その後、アノード電極20から薄膜パターンを除去することにより、アノード電極20とn型高抵抗層11とがショットキー接合したn型ショットキーダイオードを得る。

【0048】上述した方法で得られるショットキーダイオードでは、カソード電極13を第1の実施形態で炭素

電極5に関して説明したのと同様の方法により形成している。そのため、このダイオードにおいて、カソード電極13と低抵抗基板10との間の接触抵抗は $1 \times 10^{-6} \Omega \text{ cm}^{-2}$ 程度と極めて低い値であった。また、このダイオードを300℃での高温動作試験に供したところ、カソード電極13と低抵抗基板10との間の接触抵抗は1000時間以上変化することはなかった。このように、本実施形態によると、高温条件下での長期安定性に優れたショットキーダイオードを実現することができる。

【0049】第2の実施形態では、カソード電極13として、カーボンナノチューブのみを含んだ炭素電極を形成したが、基板12とカーボンナノチューブ層との間にランダムに配向したグラファイト層をさらに含んだ炭素電極を形成した場合においてもほぼ同様な効果を得ることができる。また、炭素電極の表面には金属膜を形成し、炭素電極と金属膜との組み合わせをカソード電極として用いてもよい。この場合、カソード電極の電気的特性と放熱性が電極全体にわたって均一化されるため、デバイスの高温動作の観点で有利である。さらに、上記実施形態では、SiC基板12としてn型のSiC半導体基板を用いた場合について述べたが、p型のSiC半導体基板を用いた場合においても同様な効果を得ることができる。

【0050】図4(a)~(f)を参照して説明したプロセスの一部を僅かに変更するだけで、pnダイオードを製造することができる。これについては、図5を参照しながら説明する。

【0051】図5は、本発明の第2の実施形態に係るpnダイオードを概略的に示す断面図である。図5に示すpnダイオードは、例えば、図4(b)に示すガードリング14を形成する工程の際に、p型ガードリング領域14の代わりに図5に示すp型領域21及びp型低抵抗領域17を形成することなどにより得ることができる。

【0052】(第3の実施形態)第3の実施形態では、n型ショットキーダイオードの製造に第1の実施形態で説明した炭素電極の形成方法を利用する。第3の実施形態では、第2の実施形態とは異なり、カソード電極だけでなく、アノード電極にも第1の実施形態で説明した技術を適用する。

【0053】図6(a)~(c)は、本発明の第3の実施形態に係るn型ショットキーダイオードの製造方法を概略的に示す断面図である。なお、本実施形態に係る方法は、図4(d)に示す工程までは、第2の実施形態に係るn型ショットキーダイオードの製造方法と同様である。したがって、ここでは、第2の実施形態に係る製造方法との相違点についてのみ説明する。

【0054】図6(c)に示すn型ショットキーダイオードを製造するに当たり、まず、図4(d)に示す構造を得る。次に、図2に示すCVD装置を用いて、第1の実

施形態で説明したのと同様の方法により、図6(a)に示すように、n型高抵抗層11の表面(Si面)にカーボンクラスタ2を形成する。

【0055】次いで、表面にカーボンクラスタ2を形成したn型高抵抗層11に対してレーザービームを照射する。ここでは、例えば、YAGレーザーを使用し、その出力を0.5~2.5 J/cm²、好ましくは1.0~2.0 J/cm²とする。これにより、図6(b)に示すように、n型高抵抗層11上にカーボンナノチューブ3を成長させてカーボンナノチューブを含んだ炭素電極23を形成する。本実施形態では、この炭素電極23をアノード電極として用いる。

【0056】さらに、図6(c)に示すように、フォトリソグラフィ法及びRIEを用いて絶縁膜16上に残留したカーボンクラスタ2を除去する。以上のようにして、アノード電極23とn型高抵抗層11とがショットキー接合したショットキーダイオードを得る。

【0057】上述した方法で得られるショットキーダイオードでは、カソード電極13及びアノード電極23の双方を第1の実施形態で炭素電極5に関して説明したのと同様の方法により形成している。そのため、このダイオードにおいて、カソード電極13と低抵抗基板10との間の接触抵抗は $1 \times 10^{-6} \Omega \text{ cm}^{-2}$ 程度と十分に低い値であった。また、このダイオードを300℃での高温動作試験に供したところ、カソード電極13と低抵抗基板10との間の接触抵抗及びアノード電極23とn型高抵抗層11との間の接触抵抗のいずれも1000時間以上変化することはなかった。このように、本実施形態によると、高温条件下での長期安定性に優れたショットキーダイオードを実現することができる。

【0058】第3の実施形態では、カソード電極13及びアノード電極23として、カーボンナノチューブのみを含んだ炭素電極を形成したが、基板12とカーボンナノチューブ層との間にランダムに配向したグラファイト層をさらに含んだ炭素電極を形成した場合においてもほぼ同様な効果を得ることができる。また、炭素電極の表面には金属膜を形成し、炭素電極と金属膜との組み合わせをカソード電極或いはアノード電極として用いてもよい。この場合、カソード電極或いはアノード電極の電気的特性と放熱性とは電極全体にわたって均一化されるため、デバイスの高温動作の観点で有利である。さらに、上記実施形態では、SiC基板12としてn型のSiC半導体基板を用いた場合について述べたが、p型のSiC半導体基板を用いた場合においても同様な効果を得ることができる。

【0059】第2の実施形態と同様に、上述したプロセスの一部を僅かに変更するだけで、pnダイオードを製造することができる。これについては、図7を参照しながら説明する。

【0060】図7は、本発明の第3の実施形態に係るp

nダイオードを概略的に示す断面図である。図7に示すpnダイオードは、例えば、図4(b)に示すガードリング14を形成する工程の際に、p型ガードリング領域14の代わりに図7に示すp型領域21及びp⁺型低抵抗領域17を形成し、それ以外は上述したのと同様のプロセスを実施することなどにより得ることができる。

【0061】(第4の実施形態)第4の実施形態では、n型ショットキーダイオードの製造に第1の実施形態で説明した炭素電極の形成方法を利用する。第4の実施形態では、第3の実施形態と同様にカソード電極及びアノード電極の双方に第1の実施形態で説明した技術を適用するが、第3の実施形態とは異なり、それら電極を同時に形成する。

【0062】図8(a)~(d)は、本発明の第4の実施形態に係るn型ショットキーダイオードの製造方法を概略的に示す断面図である。図8(d)に示すn型ショットキーダイオードを製造するに当たり、まず、図8(a)に示す構造を得る。図8(a)に示す構造は、カソード電極13が設けられていないこと以外は、図4(d)に示す構造と同様である。なお、ここでは、絶縁膜16として窒化珪素膜を用いた。

【0063】次に、図2に示すCVD装置を用いて、第1の実施形態で説明したのと同様の方法により、図8(b)に示すように、n型高抵抗層11の表面(Si面)にカーボンクラスタ2を形成する。

【0064】次いで、表面にカーボンクラスタ2を形成した基板12に対して、誘導加熱型カーボンヒータを備えた電気炉内で真空加熱処理を施す。これにより、図8(c)に示すように、低抵抗基板10及びn型高抵抗層11のそれぞれの表面でカーボンナノチューブ3を成長させ、それぞれカーボンナノチューブを含んだ炭素電極13、23を形成する。本実施形態では、これら炭素電極13、23をカソード電極及びアノード電極としてそれぞれ用いる。

【0065】さらに、図8(d)に示すように、フォトリソグラフィ法及びRIEを用いて絶縁膜16上に残留したカーボンクラスタ2を除去する。以上のようにして、アノード電極23とn型高抵抗層11とがショットキー接合したショットキーダイオードを得る。

【0066】上述した方法で得られるショットキーダイオードでは、カソード電極13及びアノード電極23の双方を第1の実施形態で炭素電極5に関して説明したのと同様の方法により形成している。そのため、このダイオードにおいて、カソード電極13と低抵抗基板10との間の接触抵抗は $1 \times 10^{-6} \Omega \text{ cm}^{-2}$ 程度と十分に低い値であった。また、このダイオードを300℃での高温動作試験に供したところ、カソード電極13と低抵抗基板10との間の接触抵抗及びアノード電極23とn型高抵抗層11との間の接触抵抗のいずれも1000時間以上変化することはなかった。このように、本実施形態に

よると、高温条件下での長期安定性に優れたショットキダイオードを実現することができる。

【0067】第4の実施形態では、炭素電極の表面に金属膜を形成し、炭素電極と金属膜との組み合わせをカソード電極或いはアノード電極として用いてもよい。この場合、カソード電極或いはアノード電極の電気的特性と放熱性とは電極全体にわたって均一化されるため、デバイスの高温動作の観点で有利である。さらに、上記実施形態では、SiC基板12としてn型のSiC半導体基板を用いた場合について述べたが、p型のSiC半導体基板を用いた場合においても同様な効果を得ることができる。

【0068】また、第3の実施形態と同様に、上述したプロセスの一部を僅かに変更するだけで、図7に示すpnダイオードを製造することができる。すなわち、図7に示すpnダイオードは、例えば、図4(b)に示すガードリング14を形成する工程の際に、基板12表面の表面領域のp型ガードリング領域14の内側に位置する部分をp型低抵抗領域17とし、それ以外は上述したのと同様のプロセスを実施することなどにより形成することができる。

【0069】上述のように、本実施形態では、カソード電極13を形成するための真空加熱処理とアノード電極23を形成するための真空加熱処理とを同時に行う。すなわち、本実施形態によると、より簡略化されたプロセスでショットキダイオードを製造することができる。

【0070】(第5の実施形態) 第5の実施形態では、n型静電誘導トランジスタの製造に第1の実施形態で説明した炭素電極の形成方法を利用する。

【0071】図9(a)～(g)は、本発明の第5の実施形態に係るn型静電誘導トランジスタの製造方法を概略的に示す断面図である。本実施形態では、図9(g)に示すn型静電誘導トランジスタを、以下に説明する方法により製造する。

【0072】まず、図9(a)に示すように一表面にSi面を有するn型のSiC基板12を準備する。ここでは、SiC基板12として、n型不純物濃度が $1 \times 10^{19} \text{ cm}^{-3}$ であり且つ厚さが $300 \mu\text{m}$ のSiCからなる低抵抗基板10の上に、エピタキシャル法により不純物濃度が $5 \times 10^{15} \text{ cm}^{-3}$ であり且つ厚さが $10 \mu\text{m}$ のn型高抵抗層11を形成したものを使用することとする。なお、n型不純物としてN(窒素)を用いる代わりに、P(リン)等の他のn型不純物を用いてもよい。また、それら両方を用いても構わない。次に、このSiC基板12に対し、誘導加熱型カーボンヒータを備えた電気炉内で真空加熱処理を施すことにより、SiC基板12の裏面(C面)にドレイン電極としてカーボンナノチューブを含んだ炭素電極31を形成する。

【0073】次いで、SiC基板12の表面(Si面)へのイオン注入及び活性化熱処理を順次行うことによ

り、SiC基板12の表面領域にソース領域となる n^+ 領域を形成する。具体的には、まず、図9(b)に示すように、基板12の表面に金属または酸化物からなる薄膜パターン33を形成する。次いで、この薄膜パターン33をマスクとして用いて、イオン注入法により、P(リン)等のn型不純物をn型高抵抗層11の表面領域に注入する。さらに、基板12に 1600°C 程度の熱処理を施すことにより、注入イオンを活性化させて、ソース領域32を形成する。ここでは、P(リン)イオンは、加速エネルギーを $10 \sim 200 \text{ keV}$ 、総ドーズ量を $5 \times 10^{15} \text{ cm}^{-2}$ として多段注入により、n型高抵抗層11の表面から深さ $0.3 \mu\text{m}$ 程度までの領域に注入した。その結果、不純物濃度が $1 \times 10^{20} \text{ cm}^{-3}$ のソース領域32が得られた。

【0074】n型高抵抗層11から薄膜パターン33を除去した後、図9(c)に示すように、n型高抵抗層11の表面領域にp型不純物を高濃度に拡散させて、n型ソース領域32の外側にゲート領域34を形成する。具体的には、まず、n型高抵抗SiC基板の上面にパターニングされた酸化膜や窒化膜などの絶縁膜35を形成する。次いで、このパターニングされた絶縁膜35をマスクとして用いて、イオン注入法によりB(ボロン)等のp型不純物をn型高抵抗層11の表面領域に注入する。さらに、基板12に 1600°C 程度の熱処理を施すことにより、注入イオンを活性化させて、ゲート領域34を形成する。

【0075】ここでは、B(ボロン)イオンは、加速エネルギーを $10 \sim 350 \text{ keV}$ 、総ドーズ量を $8 \times 10^{14} \text{ cm}^{-2}$ として多段注入により、n型高抵抗層11の表面から深さ $0.7 \mu\text{m}$ 程度までの領域に注入した。その結果、不純物濃度が $1 \times 10^{19} \text{ cm}^{-3}$ のゲート領域34が得られた。

【0076】次に、図9(d)に示すように、フォトリソグラフィ法及びRIE法を用いて、上記の絶縁膜35のn型ソース領域32上に位置する部分を選択的に除去する。なお、このようにパターニングされた絶縁膜35は、少なくともn型高抵抗層11のn型ソース領域32とp型ゲート領域34との間の領域上に形成されていればよく、n型ソース領域32或いはp型ゲート領域34を部分的に被覆していてもよい。

【0077】次いで、第1の実施形態において図1(b)を参照して説明したのと同様の方法により、図9(e)に示すように、n型高抵抗層11の表面(Si面)に粒径が数Å～数十Åのカーボンクラスター2を形成する。さらに、図9(f)に示すように、表面にカーボンクラスター2を形成したn型高抵抗層11にレーザービームを照射する。ここでは、例えば、YAGレーザーを使用し、その出力を $0.5 \sim 2.5 \text{ J cm}^{-2}$ 、好ましくは $1.0 \sim 2.0 \text{ J cm}^{-2}$ とする。これにより、n型高抵抗層11上にカーボンナノチューブ3を成長させて、そ

れぞれカーボンナノチューブ3を含んだ炭素電極39、40を得る。本実施形態では、炭素電極39をソース電極として用い、炭素電極40をゲート電極として用いる。

【0078】さらに、図9(g)に示すように、フォトリソグラフィ法及びRIE法を用いて、絶縁膜35上に残留したカーボンクラスタ2を除去する。以上のようにして、図9(g)に示す静電誘導トランジスタを得る。

【0079】上述した方法で得られる静電誘導トランジスタでは、ドレイン電極31、ソース電極39、及びゲート電極40の全てを、第1の実施形態で炭素電極5に関して説明したのと同様の方法により形成している。そのため、このトランジスタにおいて、ソース電極39とn型ソース領域32との間の接触抵抗は $1 \times 10^{-6} \Omega \text{ cm}^{-2}$ 以下と十分に低い値であり、ゲート電極40とp型ゲート領域34との間の接触抵抗は $1 \times 10^{-5} \Omega \text{ cm}^{-2}$ 以下と十分に低い値であり、低抵抗基板10とドレイン電極31との間の接触抵抗は $1 \times 10^{-6} \Omega \text{ cm}^{-2}$ 以下と十分に低い値であった。

【0080】第5の実施形態では、ドレイン電極31、ソース電極39、及びゲート電極40として、カーボンナノチューブのみを含んだ炭素電極を形成したが、基板12とカーボンナノチューブ層との間にランダムに配向したグラファイト層をさらに含んだ炭素電極を形成した場合においてもほぼ同様な効果を得ることができる。また、炭素電極の表面には金属膜を形成し、炭素電極と金属膜との組み合わせをドレイン電極、ソース電極、或いはゲート電極として用いてもよい。この場合、それら電極の電気的特性と放熱性とが電極全体にわたって均一化されるため、デバイスの高温動作の観点で有利である。さらに、上記実施形態では、SiC基板12としてn型のSiC半導体基板を用いた場合について述べたが、p型のSiC半導体基板を用いた場合においても同様な効果を得ることができる。

【0081】(第6の実施形態) 第6の実施形態では、n型静電誘導トランジスタの製造に第1の実施形態で説明した炭素電極の形成方法を利用する。第6の実施形態では、第5の実施形態と同様にドレイン電極、ソース電極、及びゲート電極に第1の実施形態で説明した技術を適用するが、第5の実施形態とは異なり、それら電極を同時に形成する。

【0082】図10(a)～(c)は、本発明の第6の実施形態に係るn型静電誘導トランジスタの製造方法を概略的に示す断面図である。本実施形態では、図10(c)に示すn型静電誘導トランジスタを、以下に説明する方法により製造する。

【0083】まず、炭素電極31を形成しないこと以外は第5の実施形態で図9(a)～(e)を参照しながら説明したのと同様の方法により図10(a)に示す構造を得る。なお、ここでは、絶縁膜35として窒化珪素膜

を使用することとする。

【0084】次いで、表面にカーボンクラスタ2を形成した基板12に対して、誘導加熱型カーボンヒータを備えた電気炉内で真空加熱処理を施す。これにより、低抵抗基板10及びn型高抵抗層11のそれぞれの表面でカーボンナノチューブ3を成長させ、それぞれカーボンナノチューブを含んだ炭素電極31、39、40を形成する。本実施形態では、これら炭素電極31、39、40をドレイン電極、ソース電極、及びゲート電極としてそれぞれ用いる。

【0085】さらに、図10(c)に示すように、フォトリソグラフィ法及びRIE法を用いて、絶縁膜35上に残留したカーボンクラスタ2を除去する。以上のようにして、図10(c)に示す静電誘導トランジスタを得る。

【0086】上述した方法で得られる静電誘導トランジスタでは、ドレイン電極31、ソース電極39、及びゲート電極40の全てを、第1の実施形態で炭素電極5に関して説明したのと同様の方法により形成している。そのため、このトランジスタにおいて、ソース電極39とn型ソース領域32との間の接触抵抗は $1 \times 10^{-6} \Omega \text{ cm}^{-2}$ 以下と十分に低い値であり、ゲート電極40とp型ゲート領域34との間の接触抵抗は $1 \times 10^{-5} \Omega \text{ cm}^{-2}$ 以下と十分に低い値であり、低抵抗基板10とドレイン電極31との間の接触抵抗は $1 \times 10^{-6} \Omega \text{ cm}^{-2}$ 以下と十分に低い値であった。

【0087】第6の実施形態では、炭素電極の表面に金属膜を形成し、炭素電極と金属膜との組み合わせをドレイン電極、ソース電極、或いはゲート電極として用いてもよい。この場合、それら電極の電気的特性と放熱性とが電極全体にわたって均一化されるため、デバイスの高温動作の観点で有利である。さらに、上記実施形態では、SiC基板12としてn型のSiC半導体基板を用いた場合について述べたが、p型のSiC半導体基板を用いた場合においても同様な効果を得ることができる。

【0088】また、第6の実施形態では、上述のように、ドレイン電極31を形成するための真空加熱処理と、ソース電極39を形成するための真空加熱処理と、ゲート電極40を形成するための真空加熱処理とを同時に行う。すなわち、本実施形態によると、より簡略化された静電誘導トランジスタを製造することができる。

【0089】

【発明の効果】以上説明したように、本発明では、SiC半導体部の表面領域に含まれるSi原子を脱離させ且つC原子同士を結合させることによって、SiC半導体部上に、その表面から延在したカーボンナノチューブを含む炭素電極を形成する。このような炭素電極とSiC半導体部との間の接触抵抗は極めて低い。すなわち、本発明によると、SiC半導体と電極との間の接触抵抗が低減された電子装置及びその製造方法が提供される。

【図面の簡単な説明】

【図1】(a)～(e)は、本発明の第1の実施形態に係る炭素電極の形成方法を概略的に示す図。

【図2】図1(a)～(e)に示す方法で使用可能なCVD装置の一例を概略的に示す図。

【図3】イオン注入法を用いた炭素初期核の形成方法を概略的に示す断面図。

【図4】(a)～(f)は、本発明の第2の実施形態に係るn型ショットキーダイオードの製造方法を概略的に示す断面図。

【図5】本発明の第2の実施形態に係るpnダイオードを概略的に示す断面図。

【図6】(a)～(c)は、本発明の第3の実施形態に係るn型ショットキーダイオードの製造方法を概略的に示す断面図。

【図7】本発明の第3の実施形態に係るpnダイオードを概略的に示す断面図。

【図8】(a)～(d)は、本発明の第4の実施形態に係るn型ショットキーダイオードの製造方法を概略的に示す断面図。

【図9】(a)～(g)は、本発明の第5の実施形態に係るn型静電誘導トランジスタの製造方法を概略的に示す断面図。

【図10】(a)～(c)は、本発明の第6の実施形態に係るn型静電誘導トランジスタの製造方法を概略的に示す断面図。

【符号の説明】

1…SiC基板

2…炭素初期核

3…カーボンナノチューブ

5…炭素電極

12…SiC基板

10…低抵抗基板

11…n型高抵抗層

13…カソード電極

14…ガードリング

15…空乏層制限領域

16…絶縁膜

17…p型低抵抗領域

18…薄膜パターン

19…薄膜パターン

20…アノード電極

21…p型領域

23…アノード電極

31…ドレイン電極

32…ソース領域

33…薄膜パターン

34…ゲート領域

35…絶縁膜

39…ソース電極

40…ゲート電極

51…円管型CVD炉


52a, 52b…マスフローコントローラ

53a, 53b…バルブ


54a, 54b…ガス供給源

55…ロータリポンプ


【図2】




【図3】




【図5】




【図7】




【図1】




【図10】




【図4】




【図8】



【図6】



【図9】



フロントページの続き

(51) Int. Cl.⁷

識別記号

H O I L 29/861
29/872

F I

H O I L 29/91
29/80
29/48

テ-マコ-ド (参考)

F
V
M
D

(72) 発明者 四戸 孝

神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝研究開発センター内

F タ-ム (参考) 4M104 AA03 BB04 BB14 BB36 CC01

CC03 DD26 DD34 DD37 DD43

DD65 DD71 DD78 DD81 DD83

FF13 FF22 GG02 GG03 GG11

GG12 HH08 HH15 HH20

5F045 AA03 AB07 AD12 AD13 AD14

AE17 AF02 BB16

5F102 FB01 GB04 GC07 GD04 GJ02

GV00 HC00 HC07 HC21